IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Masao KONDO, et al. Group Art Unit: Not Yet Assigned

Serial No.: Not Yet Assigned Examiner: Not Yet Assigned

Filed: August 26, 2003

For: DEVICE HAVING CAPACITOR AND ITS MANUFACTURE

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-251264, filed August 29, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 01-2340.

Respectfully submitted,

ARMSTRONG, WESTERMAN & HATTORI, LLP

Donald W. Hanson Attorney for Applicants

Reg. No. 27,133

DWH/jaz Atty. Docket No. **031021** Suite 1000 1725 K Street, N.W. Washington, D.C. 20006 (202) 659-2930

Date: August 26, 2003

23850

PATENT TRADEMARK OFFICE

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月29日

出 願 番 号

Application Number:

特願2002-251264

[ST.10/C]:

[JP2002-251264]

出 顏 人 Applicant(s):

富士通株式会社

2003年 4月 1日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 0240241

【提出日】 平成14年 8月29日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 27/10421

【発明の名称】 容量素子を有する装置とその製造方法

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 近藤 正雄

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 山脇 秀樹

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 丸山 研二

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 栗原 和明

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 肥田 勝春

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

梅宮 茂良

【発明者】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通 【住所又は居所】

株式会社内

【氏名】

倉澤 正樹

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100091340

【弁理士】

【氏名又は名称】 高橋 敬四郎

【電話番号】

03-3832-8095

【選任した代理人】

【識別番号】 100105887

【弁理士】

【氏名又は名称】

来山 幹雄

【電話番号】

03-3832-8095

【手数料の表示】

【予納台帳番号】

009852

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9705794

【包括委任状番号】 0109607

【プルーフの要否】

要

2

【書類名】

明細書

【発明の名称】

容量素子を有する装置とその製造方法

【特許請求の範囲】

【請求項1】 無配向の第1の表面を有する下地と,

前記下地の第1の表面上に形成され、(001)配向したABO3型ペロブスペカイト構造の導電性金属酸化物層を含み、貴金属を含まない下部電極と、

前記下部電極上に形成され、下部電極の配向に従って配向し、菱面体晶を有するABO₃型ペロブスペカイト構造の強誘電体層と、

前記強誘電体層上に形成された上部電極と、

を有する装置。

【請求項2】 前記導電性金属酸化物が、実質的にLaNiO₃から成る請求項1記載の装置。

【請求項3】 前記第1の表面が多結晶相である請求項1または2記載の装置。

【請求項4】 前記第1の表面がアモルファス相である請求項1または2記載の装置。

【請求項5】 前記第1の表面が酸化シリコンまたは窒化シリコンで形成されている請求項4記載の装置。

【請求項6】 前記強誘電体層が、実質的に $PbZr_xTi_{1-x}O_3$ (0.5 2 $< x \le 1.0$) から成る請求項 $1 \sim 5$ のいずれか1 項記載の装置。

【請求項7】 前記強誘電体層が、(001)配向している請求項1~6のいずれか1項記載の装置。

【請求項8】 前記下地が、

シリコン基板と、

前記シリコン基板に形成されたMOSトランジスタと、

前記MOSトランジスタを覆い、前記シリコン基板上に形成された第1層間絶縁層と、

前記第1層間絶縁層を貫通し、前記MOSトランジスタに接続された導電性プラグと、

を含み、前記上部電極又は下部電極が前記配線に接続されている付記1~7のいずれか1項記載の装置。

【請求項9】 (a)無配向の下地表面上に、(001)配向したABO₃型ペロブスカイト構造の導電性金属酸化物層を形成する工程と、

- (b) 前記導電性金属酸化物層の上に(001)配向した菱面体晶ABO₃型ペロブスカイト構造の強誘電体層を形成する工程と、
- (c)前記強誘電体層の上に上部電極を形成する工程と、 を含む容量素子を含む装置の製造方法。

【請求項10】 前記工程(a)が酸素を含む雰囲気中で下地を500~8 00℃に加熱する工程を含む請求項9記載の容量素子を含む装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、容量素子を有する装置及びその製造方法に関し、特に強誘電体容量素子を有する装置及びその製造方法に関する。

[0002]

【従来の技術】

キャパシタの誘電体層として強誘電体層を用いると、キャパシタに印加した電圧を取り去っても、発生した分極を維持することができる。従って、強誘電体キャパシタとトランジスタとを組み合わせることにより、不揮発性メモリを形成することができる。単位面積の対向電極間に一定の電圧を印加した時、強誘電体層に発生する分極が大きいほど、保持特性の高い不揮発性メモリを得ることができる。無配向の強誘電体層よりも、配向した強誘電体層の方が分極量が多くなるので保持特性の向上に有利である。

[0003]

半導体基板にトランジスタを形成した場合、その表面は酸化シリコン等の絶縁膜で覆う。絶縁膜は、一般的に無配向である。絶縁膜上に配線等の金属膜を形成すると、金属膜は多結晶相となる。無配向や多結晶相の表面上に強誘電体層を形成しても、強誘電体層は配向しない。

[0004]

Journal of Applied Physics、1991年、70巻、1号、382~388ページ等は、白金やイリジウムの層は、加熱することで、下地がアモルファスや多結晶であっても(111)配向することを報告している。このように(111)配向した金属膜上に強誘電体層を成膜すれば、強誘電体層を(111)配向させることが可能となる。例えば、 $PbZr_xTi_{1-x}O_3$ (PZT)膜を白金等の下部電極上に成膜し、(111)配向させることが試みられている。

[0005]

PZT等の強誘電体層を挟む電極を白金等の貴金属で形成すると、強誘電体層が使用に伴い疲労することが知られている。強誘電体層を導電性金属酸化物で挟むことにより、強誘電体層の疲労を防止できることも知られている。そこで、白金等の貴金属の配向膜を形成した後、導電性金属酸化物膜を成膜して下地に従って配向させ、さらにその上に配向した強誘電体層を形成することも試みられている。

[0006]

特開平9-245525号は、このような強誘電体キャパシタの構成を提案している。導電性金属酸化物膜の1つとして、LaNiO3が開示されている。

ABO₃型の分子構造を有し、ペロブスカイト型結晶構造を有する強誘電体層として、PZT等が知られている。

[0007]

図 6 (A)は、ABO $_3$ 型ペロブスカイト結晶構造を概略的に示す。単位セルを立方体で示す。図において、〇印は立方体の各頂点に配置され、原子Aを表わす。 \Box 印は、立方体の中心に配置され、原子Bを表わす。 Δ 印は、各面の中心に配置され、原子Oを表す。

[0008]

 $P b Z r_x T i_{1-x} O_3$ は、 $0 \le x < 0$. 5 2 では正方晶であり、0. 5 2 < x ≤ 1 では菱面体晶である。正方晶系の軸比 a / c が最も大きいものは、1. 0 7 であり、菱面体晶の各軸は等しく、軸間の角度は8 9. $9 \sim 9 0$ 度である。従って、これらの正方晶及び菱面晶は立方晶に近く、立方晶に近似して以下説明する

[0009]

正方晶PZTの分極軸は<001>である。正方晶PZTを(111)配向させた場合と、(001)配向させた場合とに得られる分極量を図6(B)、(C)に示す。

[0010]

[0011]

図6(C)は、(001)配向させたPZT膜に分極を生じさせた状態を示す。 分極は、3つの<001>方向に等価に生じるとする。1つの<001>分極は、面 法線の<001>方向に沿って生じるため、その寄与は1である。他の2つの<1 00>、<010>方向の分極は寄与が0である。従って、平均として<001>分 極の与える寄与は1/3である。

[0012]

(111)配向膜の分極の実効的寄与0.58は、(001)配向膜の分極の 実効的寄与1/3よりも大きい。従って、一般的に(111)配向膜が用いられ 、(001)配向膜は一般に用いられていない。(111)配向を得るために、 高価な貴金属である白金等を用いて下部電極が形成されている。

[0013]

【発明が解決しようとする課題】

本発明の目的は、分極の大きな容量素子を有する装置及びその製造方法を提供することである。

[0014]

本発明の他の目的は、貴金属を用いることなく、配向した強誘電体層を備えた容量素子を有する装置及びその製造方法を提供することである。

[0015]

【課題を解決するための手段】

本発明の1観点によれば、無配向の第1の表面を有する下地と、前記下地の第1の表面上に形成され、(001)配向したABO3型ペロブスペカイト構造の導電性金属酸化物層を含み、貴金属を含まない下部電極と、前記下部電極上に形成され、下部電極の配向に従って配向し、菱面体晶を有するABO3型ペロブスペカイト構造の強誘電体層と、前記強誘電体層上に形成された上部電極と、を有する装置が提供される。

[0016]

本発明の他の観点によれば、(a)無配向の下地表面上に、(001)配向したABO3型ペロブスカイト構造の導電性金属酸化物層を形成する工程と、(b)前記導電性金属酸化物層の上に(001)配向した菱面体晶ABO3型ペロブスカイト構造の強誘電体層を形成する工程と、(c)前記強誘電体層の上に上部電極を形成する工程と、を含む容量素子を含む装置の製造方法が提供される。

[0017]

【発明の実施の形態】

本発明者等は、 $LaNiO_3$ は、無配向の表面の上でも、(001)配向膜を形成することを発見した。 $LaNiO_3$ は、 ABO_3 型分子構造を有し、ペロブスカイト型結晶構造を有する導電性金属酸化物である。無配向のアモルファス表面や多結晶表面上でも、加熱すると、 $LaNiO_3$ 膜は(001)方向に1軸配向することを見出した。

[0018]

例えば650度で加熱処理することにより、(001)方向に配向できることを確認した。パルスレーザデポジション(PLD)ないしレーザアブレーション法およびゾルゲル法でほぼ同様の結果を得た。温度が低すぎると結晶化が難しくなる。低温側ではPLD法で550℃で結晶化を確認した。高温側では、ゾルゲル法で、750℃まで結晶化を確認した。プロセス条件を選択することにより、500 $^{\circ}$ $^{$

[0019]

図7 (A) は、レーザアブレーション法で作成した $LaNiO_3$ のX線回折パ

ターンを示す。

サンプルは、アモルファス相のシリコン酸化膜を備えたシリコン基板上にレーザアブレーション法で作成した $\operatorname{LaNiO_3}$ 膜である。($\operatorname{OO1}$)、($\operatorname{OO2}$)の回析ピークが明らかに認められるが、他の回析ピークは認められず、 $\operatorname{LaNiO_3}$ 膜は($\operatorname{OO1}$)配向していることが分かる。なお、 Si (400)は、下地の Si 基板によって生じた回析ピークである。

[0020]

なお、このような $(0\ 0\ 1)$ 配向は、全ての $A\ B\ O_3$ 型ペロブスカイト物質に 生じるものではない。

図7(B)は、例としてアモルファス相のシリコン酸化膜上に形成したSrTi〇₃膜のX線回析パターンを示す。SrTi〇₃の(002)回析ピークと共に、(011)回析ピークも認められ、回析ピークの強度は(011)の方が強い

[0021]

 $(0\ 0\ 1)$ 配向は、図 $6\ (B)$ 、(C)に示したように、正方晶PZTを配向させる意味では、余り効率的な配向ではない。($1\ 1\ 1$)配向の効率が0.58であるのに対し、($0\ 0\ 1$)配向の効率は約 $1\ /\ 3$ である。

[0022]

PZTは、 $PbZr_xTi_{1-x}O_3$ の組成0.52< $x \le 1$ においては菱面体晶となる。菱面体晶PZTの分極方向は、< 111 >である。

図6(D)、(E)は、菱面体晶PZTを(111)配向させた場合と、(001)配向させた場合の分極の効率を示す概略図である。

[0023]

図 6 (D)に示すように、(1 1 1) 配向した P Z T 膜に<1 1 1>方向に分極が生じると4つの<1 1 1>方向の分極は、その1つが面法線方向になり、他の3つの分極方向は面法線方向に7 0. 5 度の角度を形成する。これらの4 つの分極の寄与は、 $\{1+(cos 70.5°) \times 3\} \div 4 = 0.5$ である。

[0024]

図6(E)に示すように、(001)配向したPZT膜に、<111>方向の分

極が生じた時4つの<111>方向の分極は、<001>方向に対しそれぞれ54. 7度の角度をなし、その寄与は $cos(54.7^\circ)=0.58$ である。すなわち、菱面体晶PZTを用いれば、(001)配向は、高い分極効率を生じる配向面となる。

[0025]

なお、 (001) 配向は、LaNiO3に若干の添加物を加えた場合にも同様に得られるであろう。貴金属を含まず、LaNiO3と同等の (001) 配向を示すABO3型ペロブスカイト構造導電性金属酸化物層を用いることにより、 (001) 配向を得ることが可能であろう。

[0026]

又、このように配向した金属酸化物層上に形成する強誘電体層は、PZTに限らない。下地と格子定数が適合し、ペロブスカイト構造を有する強誘電体であれば、配向した下部電極上に形成し、配向させることが可能であろう。

[0027]

配向したLaNiO $_3$ 膜は、ゾルゲル法、スパッタ法、レーザアブレーション (PLD) 法、CVD (化学気相堆積) 法等で作成することができるであろう。 膜形成工程において400 \mathbb{C} \sim 800 \mathbb{C} の加熱工程を含ませることにより、 (00) 配向が得られるであろう。

[0028]

図1、図3は、本発明の実施例による強誘電体メモリー素子の製造方法を示す 概略断面図である。

図1(A)に示すように、MOSトランジスタ、導電性プラグ等を作成した半 導体基板を準備する。図において、シリコン基板10は、酸化シリコン等で形成 された素子分離領域11の画定する活性領域12内にMOSトランジスタ構造が 形成されている。酸化シリコン等のゲート絶縁膜14の上に、多結晶シリコン等 のゲート電極15が形成され、ゲート電極15の両側には、n型ソース/ドレイ ン領域16、17が形成されている。

[0029]

ゲート電極15を埋め込んで、酸化シリコン等の絶縁層20が形成され、絶縁

層20に開口が形成され、タングステンプラグ21がゲート電極15上に形成されている。タングステンプラグ21の上に、アルミニウム等で形成された配線(ワード線)22が形成されている。配線22を埋め込んで酸化シリコン等の絶縁層23が形成され、絶縁層23、20を貫通するコンタクト孔が形成され、タングステンプラグ24が形成されている。タングステンプラグ24上には、アルミニウム等の配線25が形成されている。

[0030]

配線25を埋め込むように、さらに酸化シリコン等の絶縁層26が形成され、 絶縁層26、23、20を貫通するコンタクト孔にタングステンプラグ27が形成されている。タングステンプラグ27を埋めるように、絶縁層26表面上に保護層28が形成されている。保護層28は、下部構造を保護するために1時形成された絶縁層であり、連続的に製造する場合には、形成する必要はない。図1(A)に示すような構造を入手した後、保護層28を除去する。

[0031]

図1 (B) に示すように、絶縁層26、タングステンプラグ27を埋め込むように、酸化シリコン等の絶縁層29を形成する。絶縁層29の表面を化学機械研磨(CMP)で研磨し、平坦化する。

[0032]

La $(NO_3)_3 \cdot 6H_2O$ とNi $(CH_3COO)_2 \cdot 4H_2O$ を2-メトキシエタノールに添加したものを原料溶液とし、絶縁層 29 表面上に塗布し、La Ni O_3 ゾルゲル原料液層 3O Zを形成する。溶媒を蒸発させた後、650 $\mathbb C$ 、酸素雰囲気中で約 10 分間加熱する。

[0033]

図1 (C) に示すように、LaNiO $_3$ ゾルゲル液から溶媒が蒸発し、化学反応が進行し、LaNiO $_3$ 膜30が(001)に配向して形成される。

図1(D) に示すように、LaNiO $_3$ 膜の上に、ゾルゲル法でPbZr $_{0.65}$ Ti $_{0.35}$ O $_3$ 用のゾルゲル原料液層 32 Zを形成する。PZT用ゾルゲル液としては、公知のゾルゲル液を用いることができる。ゾルゲル液層 32 Zを65 O $\mathbb C$ 、酸素雰囲気中で 10 分間加熱すると、下地表面の(00 1)配向に従い、(00

1) に優先配向されたPbZr_{0.65}Ti_{0.35}O₃膜32が形成される。

[0034]

図2(E)に示すように、(001)配向したPZT膜32の上に、LaN iO_3 膜34を形成する。なお、PZT膜32は既に配向しているので、上部電極となるLaNiO $_3$ 膜は、必ずしも配向させる必要はない。上部電極34は、例えばスパッタ法で形成することができる。なお、上部電極としては、導電性を持つ種々の材料が利用可能である。疲労特性改善の面からは、導電性を持つ酸化物、例えばLaNiO $_3$ 、 IrO_2 、 SrO_3 等をPZT層に接する層として少なくとも1層形成することが好ましい。

[0035]

形成した積層上にレジストパターンを形成し、上部電極34及び強誘電体層3 2に対するパターニング工程、下部電極30に対するパターニング工程を行なう 。なお、2回のパターニングは、どちらを先に行ってもよい。

[0036]

図2(F)に示すように、キャパシタ積層構造をパターニングした後、酸化シリコン等の絶縁層36を形成し、キャパシタ積層構造を埋め込む。

図2 (G)に示すように、絶縁層36表面から、上部電極34に達する開口、下部電極30に達する開口、及びプラグ27に達する開口を形成し、開口内にタングステンプラグ42、43、41を形成し、表面上の不要の導電層はCMP等で除去する。その後、表面に必要な配線層をアルミニウム等で形成し、タングステンプラグ41、42を接続する配線44、タングステンプラグ43に接続される配線45を形成する。このようにして、強誘電体メモリーセルが形成される。

[0037]

なお、キャパシタ構造の上方から、上部電極、下部電極に達する配線を形成する場合を説明したが、一方の配線をキャパシタ構造下部に接続することも可能である。以下その構成例を説明する。

[0038]

図2(H)に示すように、プラグ46の上に、下部電極30、強誘電体層32 、上部電極34を作成し、その上にプラグ47、配線48を形成することにより 、キャパシタ積層構造の上部、下部に配線を接続することができる。

[0039]

上述の実施例においては、PZTの強誘電体層 34 は、LaNaO $_3$ の下部電極 32 の (001) 配向に従って (001) に優先配向しており、無配向のPZ T膜より分極の大きな高性能な強誘電体メモリーが提供される。なお、不揮発性 半導体メモリ以外の装置を作成することも可能である。

[0040]

図3 (A) は、バルク弾性波(BAW)素子の構成を示す概略断面図である。 図において、シリコン基板52の表面上に酸化シリコン膜51が形成されており、その表面上に、(001)配向したLaNiO3の下部電極パターン53が形成されている。下部電極パターン53を覆うように、PZTの強誘電体層54が形成され、その上に上部電極55が形成されている。下部電極パターン53下方のシリコン基板52は、エッチングで除去される。Aで示した下部電極と、Bで示した上部電極とは、電気的に接続される。

[0041]

図4 (A),(B),(C)は、図3(A)に示すようなバルク弾性波素子の製造工程を示す概略平面図である。

図4 (A) に示すように、酸化シリコン膜 51 を形成した基板を約 650 ℃に加熱し、レーザアブレーション (PLD) 法で $LaNiO_3$ 膜を形成し、酸素雰囲気中で約 10 分間熱処理する。この熱処理により、 $LaNiO_3$ 膜は(001)に優先配向する。 $LaNiO_3$ 膜上にレジストパターンを形成し、ドライエッチングで $LaNiO_3$ 膜をパターニングし、下部電極 53 を残す。

[0042]

図4 (B) に示すように、下部電極 5.3 を覆うように、スパッタ法で菱面体晶 P Z T 膜を形成し、6.5 0 $\mathbb C$ 、酸素雰囲気中で 1.0 分間加熱し、L a N i O_3 膜の (001) 配向に従い、P Z T 膜を (001) に優先配向させる。その後、P Z T 膜上にレジストパターンを形成し、エッチングして P Z T からなる強誘電体層のパターン 5.4 を形成する。

[0043]

図4 (C) に示すように、アルミニウム層をスパッタリングで形成し、アルミニウム層をレジストパターンを用いてエッチングして上部電極55を形成する。

その後、シリコン基板を裏面から選択的にエッチングし、キャパシタが形成されている領域のシリコン基板を除去する。このようにして、図3(A)に示すようなBAWフィルターが形成される。

[0044]

図3 (B) は、このようなBAWフィルターの等価回路図を示す。キャパシタ C1、C2、C3、C4が、図に示すように結合された等価回路となる。左側が入力側、右側が出力側となる。

[0045]

図5 (A) ~(D) は、本発明の他の実施例による表面弾性波(SAW) フィルターの製造工程を示す概略断面図及び平面図である。

[0046]

図5 (B) に示すように、LaNiO₃膜63の上に、スパッタ法でPZT膜64を形成する。650℃、酸素雰囲気中で10分間加熱し、PZT膜64を下地63の(001)配向に従って(001)に優先配向させる。

[0047]

図5(C)に示すように、アルミニウム膜をスパッタ法で形成し、レジストパタ ーンを用いたエッチングにより、櫛型等の電極65を形成する。

図5 (D) は、形成された電極パターンの1例を示す平面図である。このようにして、表面弾性波(SAW)フィルターが得られる。

[0048]

以上実施例に従って本発明を説明したが、本発明はこれらに制限されるものではない。下地アモルファス層として酸化シリコン層を用いる場合を説明じたが、 窒化シリコン層、酸化窒化シリコン層等の他の絶縁層を用いてもよいであろう。L aNi〇3を配向層とする場合を説明したが、LaNi〇3にSr等のアルカリ土類金属元素を添加したものを用いても同様の配向を得られるであろう。

[0049]

配向層の配向にしたがって配向する強誘電体層は、PZTに限らない。PZTにLaを添加したもの(PLZT)、Ca, Sr, Ba等のII族元素を添加したもの(添加量は約10%以下)等を用いてもPZT同様下地LaNiO3層の配向に倣って配向させることが可能であろう。さらに他のペロブスカイト型結晶構図を有する強誘電体層を形成することも可能であろう。

[0050]

キャパシタ素子を含む装置は、不揮発性メモリー、バルク弾性波装置、表面弾性波装置に限らない。強誘電体キャパシタを含む装置であればどのようなものであってもよい。その他、種々の変更、改良、組合わせが可能なことは、当業者に自明であろう。

[0051]

以下、本発明の特徴を付記する。

(付記1) (1) 無配向の第1の表面を有する下地と,

前記下地の第1の表面上に形成され、(001)配向したABO₃型ペロブスペカイト構造の導電性金属酸化物層を含み、貴金属を含まない下部電極と、

前記下部電極上に形成され、下部電極の配向に従って配向し、菱面体晶を有するABO₃型ペロブスペカイト構造の強誘電体層と、

前記強誘電体層上に形成された上部電極と、

を有する装置。

[0052]

- (付記2) (2) 前記導電性金属酸化物が、実質的にLaNiO₃から成る付記1記載の装置。
- * (付記3) 前記導電性金属酸化物が、添加物としてアルカリ土類金属を含む付記2記載の装置。
- * (付記4) 前記アルカリ土類金属がSェである付記3記載の装置。

[0053]

- (付記5) (3) 前記第1の表面が多結晶相である付記1~4のいずれか 1項記載の装置。
- (付記 6) (4) 前記第1の表面がアモルファス相である付記 1~4のいずれか1項記載の装置。

[0054]

- (付記7) (5) 前記第1の表面が酸化シリコンまたは窒化シリコンで形成されている付記6記載の装置。
- (付記 8)(6) 前記強誘電体が、実質的に $PbZr_xTi_{1-x}O_3$ (0.52<x \le 1.0) から成る付記 $1\sim$ 7 のいずれか 1 項記載の装置。
- * (付記9) 前記強誘電体が、添加物としてLa, Ca, Sr, Baから 成る組から選択された少なくとも1種を含む付記8記載の装置。

[0055]

(付記10) (7) 前記強誘電体層が、(001)配向している付記1~ 9のいずれか1項記載の装置。

(付記11) (8) 前記下地が、

シリコン基板と、

前記シリコン基板に形成されたMOSトランジスタと、

前記MOSトランジスタを覆い、前記シリコン基板上に形成された第1層間絶縁層と、

前記第1層間絶縁層を貫通し、前記MOSトランジスタに接続された導電性プラグと、

を含み、前記上部電極又は下部電極が前記配線に接続されている付記 1~10の いずれか1項記載の装置。

- * (付記12) さらに、前記上部電極、強誘電体層、上部電極が構成する強 誘電体キャパシタを覆い前記第1層間絶縁層上に形成された第2層間絶縁層を有 し、前記下部電極が前記第1層間絶縁層上に形成され、前記導電性プラグに接続さ れている付記11記載の装置。
- * (付記13) さらに、前記上部電極、強誘電体層、上部電極が構成する強誘電体キャパシタを覆い前記第1層間絶縁層上に形成された第2層間絶縁層と、

前記第2層間絶縁層を貫通し、前記上部電極、下部電極、導電性プラグに達する接続導電性プラグと、

前記第2層間絶縁層上に形成され、前記接続導電性プラグに接続された配線と

を有する付記11記載の装置。

- * (付記14) 前記下部電極、強誘電体層、上部電極がそれぞれパターン化され、全体としてバルク弾性波素子を構成する付記1~10のいずれか1項記載の装置。
- * (付記15) 前記下部電極、前記強誘電体層が広く延在し、前記上部電極 がその上でパターン化され、全体として表面弾性波素子を構成する付記1~10 のいずれか1項記載の装置。

[0056]

- (付記 16) (9) (a) 無配向の下地表面上に、(001)配向した A BO_3 型ペロブスカイト構造の導電性金属酸化物層を形成する工程と、
- (b) 前記導電性金属酸化物層の上に(001)配向した菱面体晶ABO3型ペロブスカイト構造の強誘電体層を形成する工程と、
- (c)前記強誘電体層の上に上部電極を形成する工程と、 を含む容量素子を含む装置の製造方法。

[0057]

- (付記17) (10) 前記工程(a)が、酸素を含む雰囲気中で下地を500~800℃に加熱する工程を含む付記16記載の容量素子を含む装置の製造方法。
- * (付記18) 前記工程(a)が、ゾルゲル原料液を塗布し、溶媒を蒸発 させた後、前記加熱工程を行う付記17記載の容量素子を含む装置の製造方法。
- * (付記19) 前記ゾルゲル原料液が、 $La(NO_3)_3 \cdot 6H_2OENi$ ($CH_3COO)_2 \cdot 4H_2OE2-メトキシエタノールに添加したものである付記18記載の容量素子を含む装置の製造方法。$
- * (付記20) 前記工程(a)が、PLD法により前記導電性金属酸化物層を形成し、その後前記加熱工程を行う付記17記載の容量素子を含む装置の製

造方法。

[0058]

【発明の効果】

以上説明したように、本発明によれば、分極量の大きな強誘電体キャパシタを 低い製造コストで製造することができる。

[0059]

高容量の強誘電体不揮発性メモリーを安価に製造することができる。

効率良く分極させることのできる強誘電体キャパシタが得られる。

【図面の簡単な説明】

- 【図1】 本発明の実施例による強誘電体メモリーの製造工程を示す断面図である。
- 【図2】 本発明の実施例による強誘電体メモリーの製造工程を示す断面図である。
- 【図3】 本発明の他の実施例によるバルク弾性波素子の構成を示す断面図 及び及び等価回路図である。
- 【図4】 図3(A)に示すバルク弾性波素子の製造工程を概略的に示す平面図である。
- 【図5】 本発明のさらに他の実施例による表面弾性波素子の製造工程を示す概略断面図及び平面図である。
- 【図 6 】 A B O 3型ペロブスカイト構造の結晶構造を示す概略斜視図、及び配向と分極の関係を示す概略斜視図である。
- 【図7】 LaNiO₃膜及びSrTiO₃膜のX線回析パターンを示すグラフである。

【符号の説明】


- 10 シリコン基板
- 11 素子分離領域
- 12 活性領域
- 14 ゲート絶縁膜
- 15 ゲート電極

- 16、17 ソース/ドレイン領域
- 20、23、26、29 絶縁層
- 21、24、27 導電性プラグ
- 22、25 配線
- 28 保護層
- 30 LaNiO₃膜
- 31 ゾルゲル液層
- 32 強誘電体 (PZT)層
- 34 上部電極層
- 36 絶縁層
- 41、42、43 導電性プラグ
- 44、45 配線
- 51 酸化シリコン層
- 52 シリコン基板
- 53 LaNiO₃電極パターン
- 54 強誘電体層
- 55 上部電極
- 62 シリコン基板
- 63 LaNiO₃層
- 64 強誘電体層
- 65 上部電極


【書類名】

図面


【図1】




【図2】





【図3】







【図4】










【図5】













【図6】





【図7】





【書類名】

要約書

【要約】

【課題】 分極の大きな容量素子を有する装置及びその製造方法を提供する。

【解決手段】 容量素子を有する装置は、無配向の第1の表面を有する下地と、下地の第1の表面上に形成され、(001)配向したABO₃型ペロブスペカイト構造の導電性金属酸化物層を含み、貴金属を含まない下部電極と、下部電極上に形成され、下部電極の配向に従って(001)に優先配向し、菱面体晶を有するABO₃型ペロブスペカイト構造の強誘電体層と、強誘電体層上に形成された上部電極と、を有する。

【選択図】 図1

出願人履歴情報

識別番号

[000005223]

1. 変更年月日 1996年 3月26日

[変更理由] 住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社